Архитектура вычислительных систем (АВС)

Курсовая «Разработка архитектуры классической принстонской модели ЭВМ» по Архитектуре вычислительных систем (Валов А. А.)

Кирилл Николоев сб, 23.12.2017 02:12

Целью курсового проекта является практическое освоение способов организации ЭВМ и правил ее функционирования. Цель курсового проекта достигается разработкой архитектуры классической принстонской модели ЭВМ с заданными техническими параметрами, которая затем модифицируется с целью повышения производительности ЭВМ. Модификация проекта заключается в реализации конвейерного метода обработки команд программы.

1. Техническое задание 1.1. Область применения Создаваемая ЭВМ управляет запирающим устройством (электромагнитными замками). Данное устройство предназначено для ограничения доступа в помещения и относится к системам контроля доступа. Система контроля доступом, обработав полученную со считывающего устройства информацию, принимает решение разрешить доступ на объект или нет.

Реферат «Смарт очки Google Glаss» по Архитектуре вычислительных систем (Иванько А. Ф.)

Кирилл Николоев чт, 15.06.2017 19:04

Смарт-устройства, которые носятся в качестве аксессуаров или элементов одежды на наш день уже заняли свою нишу на рынке гаджетов. Это достаточно новые направления в бизнесе 2015 года, которые заслуживают внимания, как предпринимателей, так и потребителей. Эти устройства удобны тем, что их использование не предусматривает необходимость доставать и открывать приборы перед использованием. Такими устройствами на рынке уже сегодня являются смарт-очки Google Glаss. Проект Google действительно произвел эффект разорвавшейся бомбы благодаря своей футуристичности: умные очки, реагируя на голосовые команды, способны посылать сообщения, совершать звонки и делать фотографии, а также выводить на стекло всю необходимую информацию, например, изображение собеседника при видеозвонке. При этом умные очки тоже будут работать на платформе Аndroid в комплекте со смартфонами, через которые будет обеспечиваться интернет-соединение.

Шпаргалка «Экзаменационная» по Архитектуре вычислительных систем (Иванько А. Ф.)

Кирилл Николоев вс, 12.03.2017 18:25

1. Клас-я ИВС. А)по продукту передачи: -информационная с-ком-я с,в которой прод генерир-я,перераб-ки,хранен и исп-я явл-ся информ-я. -вычислительная с-инф-я с,в сост кот-ой вход вычислит-е оборуд-е(эвм, перефер-е устр-ва),кот-е явл-ся приемниками данных,передав-ых по сети.

-вещественные с Б)по спос орг-ции: -искусств-е(псевдосети)-позвол связ компы вместе черещ последов-е, паралл-е или др коммуник-е порты,не нужд в дополнит оборуд-ии.Связь в так с-нульмодемная.(Windows,MSDOS имеют прогр-е ср-ва для орган-ии нульмод-го соед-я).

-реальные-позвол связ компы с пом-ю спец устр-в коммутации и физ-ой среды передачи данных(обязат-но наличие доп-го коммун-го оборуд и доп-ых устр-в). В)по расстоян меж связ узлами: -территор-е-охват значит геогр простр-во:1.региональн(MAN),2.глобальн(WAN).

Лабораторная № 3 «Косвенная адресация при организации цикла» по Архитектуре вычислительных систем (Иванько А. Ф.)

Кирилл Николоев вс, 12.03.2017 18:23

Порядок работы: 1. Написать программу определения заданной характеристики последовательности чисел Сх, С2,, Сп . Варианты заданий приведены в табл. 9.8. 2. Записать программу в мнемокодах, введя ее в поле окна Текст программы.

3. Сохранить набранную программу в виде текстового файла и произвести ассемблирование мнемокодов. 4. Загрузить в ОЗУ необходимые константы и исходные данные. 5. Отладить программу. Номер варианта Характеристика последовательности чисел С1,С2,…,Сn

9 Минимальное положительное число Ai адрес числа Ci  {l, 2,, 10}; ОЗУ (Ai ) — число по адресу Ai, Min — текущая сумма; n — счетчик цикла, определяющий число повторений тела цикла. промежуточные переменные:

Лабораторная № 1 «Знакомство с интерфейсом модели ЭВМ» по Архитектуре вычислительных систем (Иванько А. Ф.)

Кирилл Николоев вс, 12.03.2017 18:21

Цель работы: знакомство с интерфейсом модели ЭВМ, методами ввода и отладки программы, действиями основных классов команд и способов адресации. Порядок работы: 1. Ознакомиться с архитектурой ЭВМ. 2. Записать в ОЗУ программу, состоящую из пяти команд — варианты задания выбрать из таблицы. Команды разместить в последовательных ячейках памяти.

3. При необходимости установить начальное значение в устройство ввода IR. 4. Определить те программно-доступные объекты ЭВМ, которые будут изменяться при выполнении этих команд. 5. Выполнить в режиме Шаг введенную последовательность команд, фиксируя изменения значений объектов, определенных в п. 4, в таблице.

6. Если в программе образуется цикл, необходимо просмотреть не более двух повторений каждой команды, входящей в тело цикла. № IR Команда 1 Команда 2 Команда 3 Команда 4 Команда 5 9 100005 IN ADD #12 WR 10 WR @10 JS 004

Лабораторная № 2 «Среднее арифметическое разности четных и нечетных элементов массивов» по Архитектуре вычислительных систем (Лазутченко О. В.)

Кирилл Николоев пн, 21.11.2016 22:05

Составить и отладить программу учебной ЭВМ для решения следующей задачи. Три массива в памяти заданы начальными адресами и длинами. Вычислить и вывести на устройство вывода среднее арифметическое разности четных и нечетных элементов массивов.

Лабораторная № 1 «Системные платы - Asus Maximus VII Formula» по Архитектуре вычислительных систем (Иванько А. Ф.)

Кирилл Николоев вс, 24.04.2016 16:39

Общие сведения платы Asus Maximus VII Formula основана на «топовом» чипсете Intel Z97 и входит в хорошо знакомую линейку ASUS ROG. Именно поэтому большинство ее функций, начиная от качественного сетевого контроллера и заканчивая усиленной подсистемой питания и улучшенной системой охлаждения, направлены в первую очередь на геймеров и оверклокеров. Однако в ее арсенале найдутся и другие особенности, которые будут полезны при простом повседневном использовании, к примеру, наличие интегрированного двухполосного модуля беспроводных интерфейсов Wi-Fi a/b/g/n/ac и Bluetooth 4.0.

Компания ASUS, а точнее её подразделение Republic of Gamers предлагает пользователям пятую по счёту плату с предустановленным водоблоком. Наличие модуля mPCIe Combo III, подсистемы питания Extreme Engine Digi+ III, интерфейса SATA Express и фирменной защиты ROG Armor.

Лекции по Архитектуре вычислительных систем (Иванько А. Ф.)

Кирилл Николоев чт, 21.04.2016 22:00

Система булевых функций W называется функционально полной, если для любой булевой функции f(x1,x2…xn) может быть построена равная ей функция путем суперпозиции функций (x1,x2…xn), взятых в любом конечном числе экземпляров каждая. Если система булевых функций содержит конъюнкцию x1x2, дизъюнкцию, то такая система является функционально полной.

Функциональной полной функцией является система булевых функция – штрих Шеффера. Функциональной полнотой будет овладеть и система, содержащая функцию ИЛИ-Не, стрелка Пирса. Техническим аналогом является комбинационная схема, выполняющая советующее этой функции преобразование информации. Постоянные уровни электрического напряжения соответствующие представлению сигналов 0 и 1, рассматриваются, как технические аналоги констант 0 и 1.

Лабораторная № 3 «Исследование работы триггеров и регистров» по Архитектуре вычислительных систем (Комиссарова Е. А.)

Кирилл Николоев сб, 16.04.2016 11:40

1. Смоделировать асинхронный RS- триггер на элементах И-НЕ, формируя информационные сигналы R и S и выводя на индикацию как входы, так и выходы триггера. Таблица переходов: 2. Смоделировать синхронный RS-триггер на элементах И-НЕ, формируя информационные сигналы. Проверить функционирование триггера по таблице переходов и временным диаграммам.

Таблица переходов: С S R Q(t+1) 0 * * Qt 1 0 0 Qt 1 0 1 0 1 1 0 1 1 1 1 - Временная диаграмма: S R Q(t) Q(t+1) 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 * 1 1 1 * 3. Смоделировать асинхронный и синхронный RS-триггеры на элементах ИЛИ-НЕ и изучить их поведение, построив для них таблицы переходов и проверить функционирование с помощью временных диаграмм.

Лабораторная № 4 «Суммирующий счётчик на D-триггерах» по Архитектуре вычислительных систем (Абрамов П. В.)

Кирилл Николоев вс, 20.03.2016 19:56

Лабораторная работа №4. Задания. -суммирующего счётчика на D-триггерах. При использовании D-триггеров в качестве счетных, его инверсный выход соединяют со своим входом D. Суммирующий асинхронный счетчик на D триггерах получается, если инверсный выход предыдущего триггера соединить со входом С последующего триггера.

-асинхронный суммирующий счетчик на JK-триггерах Синхронизирующие входы всех триггеров,кроме крайнего левого (Т1), соединены с прямыми выходами предыдущих триггеров. Поэтому состояние триггера меняется в ответ

на изменение состояния предыдущего триггера. Таблица состояний на прямых выходах триггеров. N Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1